オープンソース RF プロジェクト向けの SMA コネクタのフットプリント設計

初めて PCB レイアウト ゲームを開始し、危険であることが十分にわかっている場合は、単純にコネクタを落として、トレースを 1 ～ 2 つ実行し、それをハッキングと呼ぶだけです。 不便な電子の詳細を学び、より高いパフォーマンスの領域に足を踏み入れると、ビアのサイズ、数、グランドプレーンのカットアウトなどの小さな詳細やジャズのすべてが重要になり始め、非常に簡単に理解することができます。仕様を超えるためには何が必要か (さらに悪いことに、それを「最高」にする方法) を決定しようとしているピクルスです。 コネクタの終端は、MHz が GHz になるまで見落とされがちなものの 1 つです。 幸運なことに、[Rob Ruark] が、RF アプリケーションのエッジ起動 SMA 接続から適切なパフォーマンスを得る方法についてアドバイスをくれます。 これらの原則は高速デジタル接続にも適用できるため、単なるアナログ ゲームではありません。

それらの不幸な電子が移動中に起こることはすべて、微妙な形でパフォーマンスに影響を与えますが、信号の周波数成分が高くなるほど、パフォーマンスは悪化します。 SMA エッジ コネクタは、通常 50Ω の特性インピーダンスを示すように設計されていますが、それは接続ピンの端までの値です。 半田付け後は、注意を払わない限り断線が発生します。 パッドから信号トレースへの移行だけでもシステムが仕様の範囲外になる可能性がありますが、スタックアップについてはどうでしょうか? パッドの下のグランドプレーンはどうなるでしょうか?

ジョブの最初の部分は、特定のスタックアップを介して PCB プロセスをロックダウンすることです。 すべての PCB ハウスとその内部のラインは次のものとは異なるため、層の配置、箔と誘電体の厚さ、誘電率、損失正接の数値を把握することが重要です。 [Rob] は典型的なルートをとり、多くのオンライン計算機 (Chemandy Electronics によるものなど) と参考資料によってサポートされるフットプリント設計に最初の試みを行いました。 基本構造は通常のコプレーナ導波路で、電界は下のグランドプレーンによって制限され、トレースの上部に漏れます。 これにより、OSHPark と JLCPCB という 2 つのファブ プロセスを並行して実行するためのテスト クーポン (小型テスト PCB) のセットが作成されました。

返送された PCB は、NanoVNA V2 Plus を使用して特性評価され、最大約 4.5 GHz までの S11 (リターンロス) 曲線が得られ、約 -26 dB で既に最適化に適した位置にあることが確認されました。 [Rob] はまた、集中伝送線路モデルの QUCS シミュレーションと測定されたテスト クーポンのパフォーマンスを一致させる方法についても詳しく説明しています。これは十分に掘り下げる価値があります。

PCB 設計は機能性を重視しますが、そこから生まれる美学やその他の要素も重視します。 伝送線路に関しては、他の種類の伝送線路についても読むことができます。